学时序逻辑一直很困惑，主要是搞不清楚那样连接电路为什么就可以实现保持，清零，置数等功能，今天慢慢的推了SR锁存器的真值表，好像有点明白了，但是过程是否正确就不知道了。 如上图是一个SR锁存器，1为S端，5为R端，低电平有效，3为Q端，6为Q' 端。设初始状态均为低电平。此时，3端为1,3端状态反馈至4端，4端为1,6端为0，6端在反馈至2 … Continue reading →