好记性不如烂笔头，这句话真没错，还是做个笔记好，今天需要装VMware Tools，又忘了是怎么装的了，百度了一下，才想起以前总结的思路。 其实和普通软件安装区别不大，前几次都是因为cd /cdrom这个目录不存在，发现现在好像变成了/media目录了。其实没必要管这些，直接图形化操作，把VMware Tools复制到主文件夹，然后解压， … Continue reading
前些天搜到了华南农业大学的ipv6 FTP站，看到了windows 98，windows me等老系统，正好最近在用虚拟机，就心血来潮要装win98。教育网的ipv6下载还是很给力的，很快就下载好了，不过安装时却遇到了问题。 按照百度来的方法，首先新建了主分区和扩展分区，然后格式化了各个磁盘： A:\fdisk … Continue reading
蛋疼的计组实验，8086汇编语言,找出8086/8088指令系统所有指令的操作码的编码,没学会，就去搞了点副业，复习了下C++文件操作。 实验要求生成一个in.txt文件，然后用debugout.txt命令将指令码输出到out.txt中。 in.txt内容示例如下，要输入512行，手动的话直接累死掉了，所以编程了。 e 100 00 u … Continue reading
一、序列发生器电路图 基本部件全部采用lpm定制。 lpm_shift为右移位寄存器，为了直观的仿真和在数码管上显示， 用左移位寄存器是更好的选择。 lpm_shift是LPM定制的7位右移位寄存器，带串入串出和并入并出。 load端为置数端，当load端为1时，寄存器置数，并行输出为data[6..0]，当load无效，即 … Continue reading
最近受到IP段流氓的攻击，每天给来近百条一模一样的垃圾评论，真受不了，对于广大博主来说，这种情况很常见，网上也有很多应对方法。其中比较简单的一种是通过.htaccess文件限制IP访问(apache服务器有效)，我试了一下，把自己的IP写进去，但是还是可以访问。 用插件吧，后台已经默认安装了Akismet，不过懒得去搞KEY。 一开始觉的 … Continue reading
如果按照实验书上一步步做到也不是很难，可是老师要求要在数码管上显示，这对我来说就有些麻烦了，向来讨厌数码管显示。 硬着头皮做了近10个小时了，总算是仿真正确了，至于硬件测试，希望不要在有什么乱子。 序列检测器是时序数字电路中非常常见的设计之一。它的主要功能是:将一个指定的序列从数字码流中识别出来。接下来就以设计“01101”这个序列的检测 … Continue reading
学校实验室病毒很多，每次做完实验回来优盘插电脑上都会报毒，不过前几次都比较隐藏，今天的病毒，把U盘文件夹都隐藏了，并且生成了和文件夹同名的.lnk文件，但是打不开。在地址栏里输入地址还是可以打开文件夹的，证明文件夹并没有丢失。以前也遇到过这种问题，不过是文件夹变.exe。 下面是报错： 脚本：D:\124959229.vbs 行：0 字符 … Continue reading
感觉这个说的比较清楚： 序列检测器是时序数字电路中非常常见的设计之一。它的主要功能是:将一个指定的序列从数字码流中识别出来。接下来就以设计“01101”这个序列的检测器为例，说明Verilog HDL语言的具体应用。设X为数字码流输入，Z为检出标记输出，高电平表示“发现指定序列”,低电平表示“没有发现指定的序列”。设输入的码流为“0011 … Continue reading
模405计数器加位选和段选之后可以在数码管上直观的显示。 下面是顶层设计，加入相关底层文件即可： --模405计数器数码管显示顶层设计 library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; use ieee.std_logic_arith.a … Continue reading
写7段译码器，用了7seg_7的实体名，编译不能通过，报错如下： Error (10500): VHDL syntax error at 7seg_7.vhd(5) near text "7"; expecting an identifier 可能是Quartus实体名不能以数字开头，改成seg_7之后就可以了。